(独)産業技術総合研究所は9月28日、1億回書き換え可能で消費電力が少ない次世代メモリーとして期待されている強誘電体NAND型フラッシュメモリーの実現に迫る64K(キロ)ビットメモリーアレイを、東京大学と共同で開発したと発表した。今後セルを微細化して集積度を高めれば、数年以内にもハードディスクドライブ(HDD)に代わる大容量データ記憶装置の実用化開発が期待できるという。
　NAND型フラッシュメモリーは、電源を切ってもデータが消えない不揮発性のフラッシュメモリーの一種。パソコンのメモリーやデジタルカメラのメモリーカード、携帯電話の記憶装置などに用いられている。
　ただ、NAND型フラッシュメモリーの書き換え可能回数は、約1万回で、情報処理量が多いデータセンターのサーバーの記憶装置にHDDに代わって用いるには回数が足りない。また、集積度を高めようとセルの寸法を縮小し続けると書換え可能回数が減少してデータの信頼性に不安が生じるといわれている。このため、書き換え可能回数がより多く、メモリーセルの寸法縮小も可能な次世代半導体不揮発メモリーの開発が求められている。
　今回作製したメモリーアレイは、不揮発メモリーにもなるトランジスタの強誘電体ゲート電界効果トランジスタ(FeFET)を多数並べて集積したもの。産総研は、2008年に東大と組んでFeFETをメモリーセルとするFe-NAND型フラッシュメモリーの開発に着手し、FeFETが従来のNAND型フラッシュメモリーに比べ約1万倍書き換え可能であり、書き込み電圧は約3分の1、寸法縮小も可能な高性能NAND型フラッシュメモリーになることをこれまでに実証していた。
　64キロビットのメモリーアレイを構成するセルは、シリコン半導体基板の上に高誘電体のHf-Al-O(ハフニウム・アルミニウム・酸素)薄膜を厚さ約7nm(ナノメートル、1nmは10億分の1m)、その上に強誘電体のSrBi₂Ta₂O₃(SBT=ストロンチウム・ビスマス・タンタル・酸素)薄膜を約500nmそれぞれ製膜し、さらにその上に白金を積層した金属-強誘電体-絶縁体-半導体ゲート積層構造になっている。
　ゲート長、幅とも5μm(マイクロメートル、1μmは100万分の1m)で、これを縦256個、横256個の6万4千個集積した。ブロック消去、ページ書き込み、データ非破壊読み出し、全ビット消去、全ビット書き込み、市松模様状書き込みと読み出しなどを行い性能を確認したという。
　また、セルレベルでは1億回書き換え可能であることも確認できたという。消費電力は、従来のNAND型フラッシュメモリーの約7分の1にできると見込んでいる。

詳しくはこちら