(独)物質・材料研究機構は12月8日、nm(ナノメートル、1nmは10億分の1m)単位にまで進んだ集積回路の微細化をさらに進めて将来のナノデバイスの実現に道を開く新技術を、千葉大学などと共同で開発したと発表した。
　開発したのは、集積回路の基本構造である電界効果トランジスタ(FET)の電極を安定的に形成する技術で、集積回路の微細化を進める際の壁になっていた発熱などの原因を取り除くことが可能という。携帯電話やパソコンなどの電子機器のエネルギー消費の画期的な改善につながると、同機構は期待している。
　FETは、シリコン基板上に金属電極を形成して作る。金属電極とシリコン半導体の界面にはショットキーバリアという電子の流れを妨げる障壁があり、これが発熱などの原因となっていた。このため従来は、電極材料としてシリコンと金属原子の化合物「シリサイド」を使い、界面部分に不純物を入れてこの障壁を小さくしていた。しかし、微細化の進展と共に、不純物を入れる際の位置や濃度のばらつきの影響が大きくなり、安定した電極構造を作ることが難しくなっていた。
　今回は、シリサイドの中にだけ不純物を混ぜることで障壁を小さくできることを、物理学の基本法則に基づいたコンピューターによる数値計算で明らかにすると共に、実験的に確認した。障壁が小さくなる仕組みも分かり、どんな不純物が適当か、どうすれば不純物を混ざりやすくできるか、など将来の電極の設計する上での指針も示せるようになるという。
　この成果について、同機構は「今後のデバイス開発は見通しのよいものとなり数段加速され、日本の半導体産業に大きく貢献する」と話している。

詳しくはこちら