(独)産業技術総合研究所、東京大学、住友化学㈱は12月6日、共同で次世代の22nm(ナノメートル、1nmは10億分の1m)級LSI(大規模集積回路)作りに向けて、Ⅲ-Ⅴ族の化合物半導体「インジウム・ガリウム・ヒ素(InGaAs)」でCMOS(相補型金属酸化膜半導体)タイプの電界効果トランジスタ(FET)を作る基本技術の開発に成功したと発表した。
　この研究開発は、「ナノエレクトロニクス半導体新材料・新構造ナノ電子デバイス技術」プロジェクトとしてNEDO(新エネルギー・産業技術総合開発機構)の委託を受け、平成19年度から5年計画で行われてきた。
　MOSタイプのFETには、ゲート、ソース、ドレインの3電極があり、ゲートに加えた電圧で、ソースから入ってチャンネルを通り、ドレインへ流れる電流をオン・オフする。今回開発したのは、[1]InGaAsで約3.5nmの厚さの極薄チャンネルを形成する技術、[2]ニッケルとInGaAsチャンネルとの反応を利用して金属をチャンネルに接合させ、自己整合的にメタルS/D(メタルソース/ドレイン)を形成する技術、[3]チャンネルの結晶の向きや表面終端の工夫による電子移動度向上技術、の3つ。
　[1]では、基板貼り合わせ技術を利用してエピタキシャル成長したInGaAs層を良好な結晶構造を保ったまま、シリコン基板上に積層できるようにした。さらに基板上に厚さ10 nm程度の薄膜酸化アルミニウムを埋め込み酸化膜(BOX)絶縁物として用いたダブルゲート型のMOSFET(金属酸化膜半導体FET)を開発し、その動作実証に世界で初めて成功した
　[2]では、S/D領域の抵抗を下げることが困難な従来のイオン注入法に代わって、ニッケルとⅢ-Ⅴ族チャンネルとの反応により、従来法と比べて抵抗が約3分の1のS/Dが自己整合的に形成できる。また、Ⅲ-Ⅴ族チャンネルに含まれるInの組成を高めることで、半導体と金属の接合面に生じるショットキーバリアと呼ぶエネルギー障壁の高さを下げてS/D抵抗を低減、より高い電流駆動力を実現した。
　[3]では、(100)面と呼ぶ結晶面を使っていた従来法に替え、InまたはGaで構成する(111)面と呼ぶ結晶面上で良質なⅢ-Ⅴ族化合物結晶を成長させる技術を確立。この面を用いてMOSFETを製作、電子移動度の大幅向上を見出した。これに加えて、Ⅲ-Ⅴ族結晶表面を硫化アンモニウムに浸す簡便な方法で表面を硫黄原子で終端すれば、更に電子移動度が向上することを明らかにした。この手法で作製したMOSFETは、シリコンの2倍以上の電子移動度を示した。
　これら基本技術を用いて実用化される次世代超高速CMOSトランジスタにより、コンピューター、サーバー、デジタル家電などの高性能化や省エネ化が可能になると期待される。

詳しくはこちら