筑波大学は12月8日、集積回路が直面する高密度化の限界を超える次世代技術として注目されている立体構造トランジスタの実現に有力な設計指針を得たと発表した。高密度化に必要な素子の微細化で最大の障害の一つとなっている雑音を素子の立体化によって低減できることを確認、その仕組みを明らかにした。素子の微細化を進めても雑音の少ない“静かなトランジスタ”が実現でき、集積回路の飛躍的な高密度化につながると期待している。
　同大学大学院数理物質系の大毛利健治准教授らの研究グループが、（独）科学技術振興機構の「戦略的創造研究推進事業」の一環で研究に取り組んだ。
　集積回路は、微細な素子をシリコン基板表面に高密度に並べて構成されており、素子として電界効果トランジスタを平面状に形成したプレナー型が主流。しかし、素子の微細化と共にトランジスタ内で情報処理を担う電子などの電荷の数が減少し、相対的に雑音の影響が無視できなくなっている。これに対し、電界効果トランジスタの構造の一部を立体化することで、こうした問題を改善できるとみられている。
　研究グループは、立体構造トランジスタとして究極の形態とされるナノワイヤ型トランジスタを対象に研究を進めた。その結果、素子を立体構造化することで電界効果トランジスタの雑音の主な要因である低周波雑音を、プレナー型の場合よりも低減できることを確認した。さらに、その理由が量子力学的効果によって、トランジスタ内で情報処理を担う電荷が一定の領域に閉じ込められる時の状態が変化しているためであり、その状態を制御できれば雑音が低減することを見出した。
　今回の成果について、研究グループは「“静かなトランジスタ”の構造開発と集積回路の信頼性向上を可能にする」と話している。

詳しくはこちら