(独)産業技術総合研究所、超先端電子技術開発機構(ASET)、明星大学、芝浦工業大学は5月25日、多数のLSI(大規模集積回路)を積層する次世代の「3次元LSI」のインピーダンス(回路の交流抵抗)を高精度に評価する技術を確立したと発表した。
　これまでのシリコン半導体製LSIは、最小構成単位であるトランジスタの微細化で高集積化・高機能化してきた。しかし、次の線幅22nm(ナノメートル、1nmは10億分の1m)の世代からは、寸法の小ささ故の素子間の特性のバラツキの顕在化が懸念され、その対応策として“立体化”する3次元LSI技術が注目されている。
　一方、次世代LSIでは、電源電圧を低くしないと、膨大な個数のトランジスタが同時にスイッチングする際の急激な電流変化が瞬間的な電源電圧低下を招き、電源ネットワークにノイズが発生してトランジスタの高速動作を阻害、信号伝送を劣化させる恐れがある。このため、積層3次元LSIの電源ネットワークでは、10ギガ(ギガは10億)ヘルツ以上の周波数領域で0.1オーム以下の低インピーダンスにする必要があると予測されている。
　今回開発した評価技術は、10ヘルツから40ギガヘルツまでの超広帯域で0.001オームという超低インピーダンスまでの測定ができる。従来技術では、周波数やインピーダンスの範囲に応じて複数の測定装置を使用、校正しなければならず、測定に手間と時間がかかるのが問題とされていた。
　開発にあたった産総研などの研究陣は、2007年から(独)新エネルギー・産業技術総合開発機構のIT(情報技術)イノベーションプログラム「立体構造新機能集積回路(ドリームチップ)技術開発」で共同実施研究体制を組んでいる。今回の共同開発では、低周波領域と高周波領域にそれぞれ対応する2台のインピーダンス測定装置を1つのシステムに統合、従来の装置ではできなかった広い周波数範囲で超低インピーダンスを測定できる機能を実現させた。

詳しくはこちら