(独)産業技術総合研究所と超先端電子技術開発機構は12月11日、線幅32nm（ナノメートル＝1nmは10億分の1m）の次世代LSI（大規模集積回路）に道を開く新構造のトランジスタを開発したと発表した。「ｎ型ＭＯＳトランジスタ」と呼ばれ、材料であるシリコン（ケイ素）の特定の結晶面の一方向にひずみを加えることで電気の通り易さ（移動度）が従来の2.2倍に高まった。このn型に対応するp型MOSトランジスタは既に開発済み。これで32nm世代LSIの基本となるCMOSトランジスタの実現が可能となった。
　この開発は、(独)新エネルギー・産業技術総合開発機構からの委託で進めている「次世代半導体材料・プロセス基盤（MIRAI）プロジェクト」の一環として行った。
　LSI構成要素のMOS型トランジスタは、性能向上を目指して微細化の一途をたどってきた。しかし、2013年量産開始が目標とされる32nm世代以降は、シリコンをキャリア（電子あるいは正孔）の通り道（チャネル）とする現行方式では物理的な性能限界に突き当たるとされ、移動度アップのため、チャネルの新しい材料や構造が模索されている。
　MIRAIプロジェクトでは、シリコン結晶のある方向（110面）にひずみを加え、その方向に電流を流すと移動度が大幅に向上することを発見した。今回は、シリコンのチャネルの110面に沿って引っ張りひずみを加えてn型ＭＯＳトランジスタを実現した。今回開発の技術は、既存の製造装置と工程をそっくり使えるので実用化にも有利という。