（独）産業技術総合研究所は4月16日、大規模集積回路（LSI）の基板上に転写する回路パターン（リソグラフィーパターン）の微細形状のズレを反映して回路特性を解析できるシステムを開発したと発表した。このシステムを用いると、製造プロセスからデバイス構造の回路特性までをシミュレーションしてLSI製造工程の最適化が図れるため、次世代LSI設計などへの貢献が期待できるという。
■TIA-nanoなどでの活用進める
LSIを構成するトランジスタなどの超微細化に伴い、近年、リソグラフィーで描かれるLSIパターンと設計パターンとの間にズレが生じ、回路性能への影響が問題になっている。
例えば四角いフォトマスクを用いてもリソグラフィーの露光の際の光強度の分布により、作製されるパターンは四角形ではなく少しひずんだ形になり、そのズレが回路特性に影響する。
産総研はこの問題の解決を目指し、半導体露光装置メーカーのエーエスエムエル・ジャパン（株）のリソグラフィーシミュレーターと、（株）半導体理工学研究センターの半導体デバイス開発用ツールTCADを組み合わせたシステムを構築。リソグラフィーシミュレーターなどで予測したLSIの微細パターンに基づき、TACD技術である半導体製造プロセスシミュレーションや半導体デバイスシミュレーションにより、トランジスタのデバイス構造から回路特性までを予測できるようにした。
最近、製造の際の描画形状ばらつきをデータベース化して問題解決に活かす方法や、マスクパターンを補正する技術が実用化されてきているが、製造工程で実際にできる微細なパターン形状を予測し、その形状を反映させて回路特性を検討できる技術はなかった。
産総研ではこのシステムを「つくばイノベーションアリーナ・ナノテクノロジー拠点（TIA-nano）」や産総研のスーパークリーンルーム産学官連携研究棟で共同研究用の共用インフラとして活用するという。
