（独）産業技術総合研究所は6月9日、異なる2種類のポストシリコン材料を用い、立体的に積層した相補型金属酸化膜半導体（CMOS）回路を作製し、動作を実証したと発表した。大規模集積回路（LSI）の大幅な消費電力低減が期待できるという。
■0.37Vの低電圧で動作
ポストシリコン材料と呼ばれるインジウムガリウムヒ素（InGaAs）やシリコンゲルマニウム（SiGe）は、従来のシリコンに比べて低電圧で多くの電流を流せるため、ポストシリコン材料を用い、LSIの省電力化や高性能化などを目指す研究開発が活発化している。
研究チームは今回、インジウムガリウムヒ素でn型の金属酸化膜半導体（MOS）電界効果トランジスタ（FET）を、またシリコンゲルマニウムでp型MOSFETを作り、これらを上下に積み重ねた3次元構造のCMOS回路を作製した。
その際、n型p型MOSFETの双方に、チャネル（電子の流路）に流れる電流のスイッチング性能に優れる絶縁膜上の細線チャネル構造を採用し、幅30nm（ナノメートル、1nmは10億分の1m）程度のMOSFETを形成、これらを10nm程度の精度で位置合わせして3次元積層した。
素子の性能評価によく使われるリングオシレーターという回路をこれで構成し試験したところ、0.37Vの低電圧動作を確認したという。
開発した技術はLSIの省電力化、省スペース化、高性能化に貢献できることから、今後多機能集積化デバイスの開発などにつなげたいとしている。
（a）は、InGaAsとSiGeを用いた3次元積層CMOSの模式図。（b）は、試作したデバイスの断面図（提供：産業技術総合研究所）
