[編集発行] (公財)つくば科学万博記念財団 [協力] 科学技術振興機構(JST)・文科省研究交流センター

つくばサイエンスニュース

ここに注目!

ナノエレクトロニクス技術の潮流 ~ 2次元から3次元へ、3次元から2次元へ ~

(2017年11月01日)

図1:メモリ(DRAM)とプロセッサー(SoC)を3次元集積して高性能LSIを実現(磁界結合技術を使用した例)

 最近しばしば「ムーアの法則の終焉」という言葉を新聞や雑誌で見かけます。「ムーアの法則」とは、インテルの創業者ゴードン・ムーアが1965年に提唱したもので、集積回路の密度が18ヶ月から24ヶ月で倍増するという経験則です。しかし、LSI(トランジスタ)の回路線幅やゲート長が10nmを切る時代に入り、物理的にも経済原則的にも限界に近づいているのは事実です。ここで言っている「nm」とは、1mの10億分の1、つまり10-9mです。例えば、1mを地球の直径とすると、1nmは1円玉の大きさになります。1nmは例えとして「男性がヒゲを剃るためにカミソリを持ち上げる時間に伸びるヒゲの長さ」とも言われています。ちなみに、DNAの幅は約2nm、インフルエンザウイルスの大きさは約100nmです。

 今後LSIの集積度が2次元的(平面的)に限界に近づいたら、平屋建てから高層マンションに3次元化(立体的)すれば良いのでは、と誰でも考えるでしょう。つまりLSIの集積度を垂直方向に高めるわけです。過去50年以上の間、集積回路は平面しか利用してきませんでしたが、これはもったいない話で、縦方向を利用するのは当然の流れと言えます。ムーアの法則は、「『一定の面積内』のトランジスタ数が1.5年から2年で2倍になる」ということしか言っていません。チップを2枚重ねれば、同じ面積にあるトランジスタ数は2倍になり、これもムーアの法則に従っていると言えます。つまり2次元から3次元にすることで、「拡大版ムーアの法則」が成り立ち、これは「終焉の無い法則」となります。かつて物理学者のリチャード・ファインマンは「There’s Plenty of Room at the Bottom(ナノ領域にはまだ多くの興味深いことが存在している)」と言いましたが、今後は「There’s Plenty of Room both at the Bottom and at the Top」と言っても良いかもしれません。

 一方、ナノエレクトロニクス技術を材料面から見ると、いままでシリコンや金属の配線材料としてバルク(3次元)材料を使っていたものが、2010年にグラフェンの発見に対してノーベル物理学賞が授与されたことで、2次元材料に対する関心が急速に高まっています。
「20世紀の驚異の材料がプラスティックなら、21世紀はグラフェンであろう」と言われているように、グラフェンは非常に魅力的な性質を多く有しています。グラフェンは炭素から成る2次元物質ですが、炭素の0次元がフラーレン、1次元がカーボンナノチューブ、3次元がグラファイトです。グラフェンは宇宙で最も薄く、最も強靭な、最も導電性に優れた材料と言われており、ダイヤモンドより硬く、最高の熱伝導を有し、最も軽いキャリアで、Siの100倍以上の電荷移動度を持っています。ノーベル賞発表の際、グラフェン1層(厚さ0.33nm)でハンモックを作ると、その上に4kgのウサギを載せられる、と説明されました。このようなグラフェンの特徴は、基礎科学の興味深い研究対象であるとともに、高速電子、スピン自由度などはナノエレクトロニクス/スピントロニクスデバイス応用への発展の可能性を秘めており、将来多くの産業展開が期待されます。

図2:ナノエレクトロニクス技術の潮流

 ナノエレクトロニクス分野の有識者のセミナー、ヒアリングを通じて、半導体LSI技術は新たな時代に突入しつつあり、それらを実現するキーワードは、「3次元化技術の開発」と「2次元新規材料の開発」であることが明らかになったと感じています。今後のナノエレクトロニクス技術の潮流は、LSIは2次元から3次元へ、それらを構成する新規材料は3次元から2次元へと進展していくと思われます(図2参照)。

 

【参考文献】
1) JST CRDS研究開発の俯瞰報告書「ナノテクノロジー・材料分野(2017年)3.3 ICT・エレクトロニクス応用」
https://www.jst.go.jp/crds/pdf/2016/FR/CRDS-FY2016-FR-05/CRDS-FY2016-FR-05_08.pdf

 

科学技術振興機構(JST)研究開発戦略センター(CRDS)
ナノテクノロジー・材料ユニット フェロー/エキスパート
河村 誠一郎

 

 

河村 誠一郎(かわむら せいいちろう)
 東京大学工学部物理工学科卒。プリンストン大学大学院応用物理学専攻課程修了。1978年より富士通(株)にてCMOSの研究開発に従事。デバイス開発部長を経て、2001年産総研・次世代半導体センター副センター長、2001-06年 経産省・NEDO半導体MIRAIプロジェクトサブリーダー、2006年Selete(セリート)取締役技術戦略室長、2009-11年東工大非常勤講師。2009年より現職、戦略プロポーザル作成などに従事。ACCEL PM(プログラムマネージャー)、CREST領域アドバイザー、慶應義塾大学大学院訪問教授を兼務。博士(工学)。